Electrónica digital secuencial

La principal característica de un sistema secuencial es que su salida no solo depende de las entradas actuales, sino también de la historia pasada del sistema. Esto se logra mediante:

1. Elemento de memoria: Dispositivos capaces de almacenar un estado binario (0 o 1).
2. Realimentación (Feedback): La salida se vuelve a introducir como entrada para mantener o modificar el estado.
3. Dependencia del tiempo: El orden en que ocurren los eventos es crítico.

Para que los elementos de memoria funcionen de forma ordenada, se utiliza una señal de Reloj (Clock). Esta es una señal cuadrada que oscila entre 0 y 1 a una frecuencia determinada.

• Sistemas Asíncronos: Los cambios ocurren en cualquier momento cuando cambian las entradas. Son más rápidos pero difíciles de diseñar y depurar debido a los problemas de temporización.
• Sistemas Síncronos: Los cambios de estado solo ocurren en instantes específicos definidos por el reloj, generalmente en los flancos de subida (paso de 0 a 1) o flancos de bajada (paso de 1 a 0).

El latch es el elemento de memoria más sencillo. El más común es el Latch SR (Set-Reset), que puede construirse con puertas NOR o NAND.

• Set (S): Pone la salida $Q$ en 1.
• Reset (R): Pone la salida $Q$ en 0.
• Estado de memoria: Si $S=0$ y $R=0$, el latch mantiene su valor anterior.
• Condición no permitida: Si $S=1$ y $R=1$, el sistema entra en un estado inestable o impredecible, ya que se le ordena al dispositivo encenderse y apagarse al mismo tiempo.

El Flip-Flop D (Data) es el más utilizado para el almacenamiento de datos. Su funcionamiento es simple: en el flanco activo del reloj, la salida $Q$ toma el valor que haya en la entrada $D$.

• Ecuación característica: $Q_{next} = D$.
• Es fundamental en la creación de registros y memorias temporales.

Es el más versátil de todos. Resuelve el problema del estado prohibido del latch SR. Sus entradas son J (Jump) y K (Kill).

• $J=1, K=0$: Salida a 1.
• $J=0, K=1$: Salida a 0.
• $J=1, K=1$: Modo Basculación (Toggle). La salida cambia al estado opuesto del que tenía.
• $J=0, K=0$: Memoria.

El Flip-Flop T (Toggle) tiene una sola entrada de control. Si $T=1$, la salida cambia en cada pulso de reloj; si $T=0$, mantiene su estado. Es el componente básico para construir divisores de frecuencia, ya que la salida cambia a la mitad de la velocidad del reloj.

Muchos Flip-Flops comerciales incluyen entradas llamadas Preset (PR) y Clear (CLR).

• Son entradas prioritarias que actúan independientemente del reloj.
• Preset: Fuerza la salida a 1 inmediatamente.
• Clear: Fuerza la salida a 0 inmediatamente.
• Se usan principalmente para inicializar sistemas al encenderlos.

Dependiendo de cómo se introduzcan y extraigan los bits, tenemos:

1. SISO (Serial-In, Serial-Out): Los datos entran bit a bit y salen bit a bit. Útil para retardar señales.
2. SIPO (Serial-In, Parallel-Out): Entrada serie, pero todas las salidas de los biestables están disponibles a la vez. Se usa para convertir datos serie en paralelo.
3. PISO (Parallel-In, Serial-Out): Carga todos los bits a la vez y los saca uno tras otro. Usado en comunicaciones serie.

Son circuitos integrados que pueden realizar todas las funciones anteriores. Permiten el desplazamiento bidireccional (izquierda o derecha) y la carga en paralelo mediante líneas de control de modo.

• Conversión de protocolos: Fundamental en interfaces como USB o UART.
• Operaciones matemáticas: Desplazar un número binario a la izquierda una posición equivale a multiplicar por 2, mientras que desplazar a la derecha equivale a dividir por 2.
• Líneas de retardo: Mantener un dato durante $N$ ciclos de reloj.

En estos contadores, el reloj solo llega al primer Flip-Flop. La salida de cada biestable sirve de reloj para el siguiente.

• Ventaja: Simplicidad de diseño.
• Desventaja: Retardo de propagación. Como cada biestable espera al anterior, en contadores largos el error de tiempo es acumulativo, limitando la velocidad máxima.

Aquí, la señal de reloj llega a todos los Flip-Flops simultáneamente.

• Utilizan lógica combinacional adicional para determinar cuándo debe cambiar cada biestable.
• Son mucho más rápidos y fiables para altas frecuencias de operación.

El módulo es el número de estados distintos por los que pasa el contador. Un contador de $n$ biestables tiene un módulo máximo de $2^n$. Para diseñar un contador con un módulo menor (por ejemplo, un contador de 0 a 5, Módulo 6), se utiliza el truncamiento de secuencia: una puerta lógica detecta el estado final deseado y activa las entradas de Clear de todos los biestables para reiniciar la cuenta a cero.

Existen dos arquitecturas principales:

1. Modelo de Moore: La salida depende únicamente del estado actual. Es más estable pero suele requerir más estados.
2. Modelo de Mealy: La salida depende del estado actual y de las entradas. Reacciona más rápido a los cambios pero puede presentar picos no deseados (glitches).

El diseño sigue estos pasos estructurados:

1. Definir el Diagrama de Estados (nodos y flechas).
2. Crear la Tabla de Transiciones y salidas.
3. Asignación de estados (dar un código binario a cada estado).
4. Obtener las Ecuaciones de Excitación de los biestables usando Mapas de Karnaugh.

El circuito final consta de una parte de memoria (biestables) y dos bloques de lógica combinacional:

• Lógica de estado siguiente: Determina a qué estado iremos tras el próximo pulso de reloj.
• Lógica de salida: Genera las señales de salida del sistema.

El circuito integrado 555 es el estándar en temporización:

• Modo Monoestable: Genera un único pulso de duración determinada tras un disparo.
• Modo Astable: Genera una onda cuadrada continua (oscilador). Su frecuencia se calcula con: $f = \frac{1.44}{(R_1 + 2R_2)C}$

Dado que el tiempo es la variable clave, el análisis se realiza mediante cronogramas. Estos diagramas muestran la evolución temporal de las señales de reloj, entradas y salidas. Herramientas como Logisim o Multisim permiten verificar el comportamiento antes de la construcción física, evitando riesgos de cortocircuitos o fallos lógicos.

Hoy en día, en lugar de usar cientos de chips individuales, se utilizan dispositivos programables:

• PLD/CPLD: Dispositivos de lógica programable simple.
• FPGA: Matrices de puertas programables en campo, capaces de implementar procesadores enteros.
• Estos sistemas se diseñan usando lenguajes de descripción de hardware como VHDL o Verilog, que permiten describir el comportamiento secuencial mediante código.